跳到正文
EN

13.5

容错量子计算与表面码进展

物理比特错一次是灾难，一千个物理比特抱团就能把错误率指数压低——阈值定理为什么是量子计算成立的根本理由，以及 2023–2026 年实验走到了哪一步。

建议先掌握

学完本节你应该能

  • 说出阈值定理的准确含义：它承诺什么、以什么为前提
  • 用表面码的标度关系估算「一个好逻辑比特要花多少物理比特」
  • 描述 2023 年以来「越纠越好」实验里程碑的意义与仍然存在的差距

先摆出全领域最冷酷的一道算术题。

今天最好的超导或离子阱量子比特，单次两比特门的错误率约为 10−310^{-3}—— 千分之一，作为模拟电子学是惊人的成就。但一次有实用价值的量子计算 （比如 9.9 节 的 Shor 算法分解 2048 位整数） 需要约 101010^{10} 次门操作。错误率 10−310^{-3} 意味着平均每千步就错一次， 跑到第 101010^{10} 步时结果早已是纯噪声。要让整个计算大概率正确， 每一步的错误率得压到 10−1210^{-12} 以下。

从 10−310^{-3} 到 10−1210^{-12}，差九个数量级。 靠改进工艺一点点磨？ 二十多年来物理错误率的进步速度大约是每几年一个数量级的零头—— 指望硬件单独跨过这道鸿沟，不现实。何况 10.5 节 告诉过我们，退相干是开放系统的普遍宿命，只能推迟，不能取消。

量子计算这个领域之所以还活着，全系于一条定理。

阈值定理：过一条线，而不是做到完美

9.10 节 已经给出纠错的核心思想： 把一个逻辑比特冗余编码进多个物理比特，测稳定子（只暴露「哪里错了」、 不暴露「态是什么」的集体观测量），再反着改回来。但当年留了一个悬念： 纠错电路本身也是会出错的物理电路——用会出错的元件去纠错，不会越纠越错吗？

阈值定理（1996 年前后由多组人证明）的回答：

只要每个物理操作的错误率 pp 低于某个阈值 pthp_{\text{th}}， 就可以用规模合理（多项式增长）的编码把逻辑错误率压到任意低， 而且压低是指数式的。

细读三层意思：

  • 它是分水岭，不是渐变。 p>pthp>p_{\text{th}} 时加比特纠错反而放大错误 （纠错电路引入的错误比它消除的多）；p<pthp<p_{\text{th}} 时同一套操作让错误指数消失。 一线之隔，天壤之别。
  • 它把物理问题变成了工程问题。 不需要完美的比特——那不存在； 只需要「够好」的比特加上足够的数量。九个数量级的鸿沟，用冗余度去填。
  • 它有前提。 错误需近似局域、不强关联（宇宙线一次打翻整片芯片这类 关联错误不在保护范围，是当前的现实难题），且要能源源不断供应新鲜的 初始化比特把熵排出去。

表面码：把纠错铺在平面上

众多编码方案中，表面码是超导路线的主力：物理比特排成二维方格， 数据比特与测量比特相间，每个稳定子只涉及相邻 4 个比特——完美匹配 芯片上「只有近邻耦合」的现实。它的阈值约 1%1\%，是所有实用方案中最宽容的。

码的大小用码距 dd 描述（直观含义：要连续错 dd 个比特才能不被察觉地 破坏逻辑信息）。两条标度关系是本节的主角：

Nphys≈2d2,pL≈A(ppth)(d+1)/2(13.5.1)N_{\text{phys}}\approx2d^2, \qquad p_L\approx A\left(\frac{p}{p_{\text{th}}}\right)^{(d+1)/2}\tag{13.5.1}

第一条：物理比特数随码距平方增长。第二条：逻辑错误率随码距指数下降—— 只要括号里那个比值小于 1。

量级估算：一个「好」逻辑比特的价格基础~7 min

目标：逻辑错误率 pL∼10−12p_L\sim10^{-12}（支撑 101010^{10} 步计算）。 假设：物理错误率压到 p=10−3p=10^{-3}，即 p/pth=1/10p/p_{\text{th}}=1/10（阈值取 1%1\%）。

第一步：定码距。 每把码距加 2，逻辑错误率乘一次 p/pth=0.1p/p_{\text{th}}=0.1—— 砍掉一个数量级。要从 O(1)O(1) 压到 10−1210^{-12}，需要

(110)(d+1)/2∼10−12  ⟹  d+12≈12  ⟹  d≈23(13.5.2)\left(\frac{1}{10}\right)^{(d+1)/2}\sim10^{-12} \;\Longrightarrow\; \frac{d+1}{2}\approx12 \;\Longrightarrow\; d\approx23\tag{13.5.2}

第二步：定物理比特数。

Nphys≈2d2=2×232≈1100(13.5.3)N_{\text{phys}}\approx2d^2=2\times23^2\approx1100\tag{13.5.3}

结论：在这些假设下，约一千个物理比特换一个高保真逻辑比特。 一台千逻辑比特的机器（能跑有意义的化学模拟或破解 RSA 的量级） 需要约 10610^6 个物理比特——而 2026 年最大的芯片在 10310^3 量级。 这就是路线图上「三个数量级」的由来。

敏感性检查：若物理错误率再降 10 倍（p/pth=1/100p/p_{\text{th}}=1/100）， 每加 2 码距砍两个数量级，d≈11d\approx11 就够，Nphys≈250N_{\text{phys}}\approx250—— 开销降四倍多。物理比特每变好一点，全局成本都超线性地下降， 所以「先磨物理比特」与「先堆规模」两条路线并不矛盾。

2023–2026：「越纠越好”从定理变成数据

阈值定理有一个可以被实验判决的预言：低于阈值时，码做大，错误变少。 过去几年，这个判决点被相继越过：

  • 2023，Google：首次在表面码上演示 d=5d=5 的逻辑比特错误率略低于 d=3d=3—— 加大码距第一次没有变得更糟。优势微弱（百分之几），但方向对了。
  • 2024，Google「Willow」芯片：d=3→5→7d=3\to5\to7，每步码距增加使逻辑错误率 下降约一半（Λ≈2.1\Lambda\approx2.1），并且逻辑比特寿命首次超过芯片上最好的 物理比特——「抱团的整体优于最好的个体」，纠错的存在意义第一次被正面证实。
  • 同期其他路线：中性原子阵列（Harvard/QuEra，2023）演示了 48 个逻辑比特的 纠错线路运算；离子阱与猫态比特路线也各自展示了逻辑层面的操作。

尚未跨过的沟同样要说清楚：

  • 指数压低要一直指数下去：Λ≈2\Lambda\approx2 意味着到 10−1210^{-12} 还需把码距 推到几十，且没有新的错误地板（泄漏到非计算能级、宇宙线关联错误）冒出来；
  • 逻辑门还很贵：存活不等于计算。表面码里实现完整的通用门集需要 「魔法态蒸馏」等辅助工序，开销可能再翻数倍；
  • 速度与配线：每轮稳定子测量约 1 μs，经典解码器必须实时跟上； 百万比特的低温配线、良率、功耗都是没有先例的工程。

本节关键公式

  • 阈值定理

    p<pth ⟹ pL 可指数压低（多项式开销）p<p_{\text{th}}\ \Longrightarrow\ p_L\ \text{可指数压低（多项式开销）}

    分水岭：线上加码变好，线下加码变糟

  • 表面码开销

    Nphys≈2d2N_{\text{phys}}\approx2d^2

    d = 23 时约 1100 个物理比特/逻辑比特

  • 逻辑错误率标度

    pL≈A(ppth)(d+1)/2p_L\approx A\Big(\frac{p}{p_{\text{th}}}\Big)^{(d+1)/2}

    p/p_th = 0.1 时每加 2 码距砍一个数量级；实验 Λ≈2.1（2024）

自测共 3 题

  1. 1.

    阈值定理的准确含义是：

  2. 2.

    表面码码距 d = 23 时，按 N ≈ 2d² 估算一个逻辑比特需要多少个物理比特？

    个允许 8000% 相对误差
  3. 3.

    2024 年 Google Willow 实验被视为里程碑，最关键的观测是：（多选）

    多选题

接下来

纠错的本质是一场对抗熵的战争：不断测量、不断把错误携带的熵排到环境里。 「信息」和「熵」在这里已经不是修辞上的类比——下一节把这层关系放到台面上： 热力学定律在量子尺度、在单比特尺度，到底长什么样？

全站第 94 / 106 节 · 用 ← → 翻页